Folha de Respostas - Aula 4

Nome do Aluno: Felipe Uehara Gondo No. USP: 13680612

Instruções: Durante a prática, completar os campos abaixo com apenas as informações e dados solicitados. Os itens abaixo seguem a enumeração das seções da apostila prática e <u>tal enumeração deve ser utilizada para nomear os arquivos de imagem</u>. No Wave, use o <u>formato de número recomendado</u> na apostila.

1)

A) Copie no quadro abaixo o código VHDL final usado para a simulação deste item.

```
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;


entity num_gen_direct is
    generic
    (
    WIDTH   : natural := 8
    );

    port
    (   ng_rand_zero: in  STD_LOGIC;
        ng_cte_incr : in  STD_LOGIC;
        alu_2_ng    : in  STD_LOGIC_VECTOR (WIDTH-1 downto 0);

        ng_2_rb     : out STD_LOGIC_VECTOR (WIDTH-1 downto 0)
    );
end num_gen_direct;


architecture arch of num_gen_direct is


--**********************************
--* INTERNAL SIGNAL DECLARATIONS    *
--**********************************
    signal rand_num_direct  : unsigned(WIDTH-1 downto 0);
    signal number_s         : unsigned(WIDTH-1 downto 0);
    SIGNAL ng_2_rb_s        : unsigned(WIDTH-1 downto 0);
    SIGNAL alu_2_ng_s       : unsigned(WIDTH-1 downto 0);
```

```
begin

    --******************************
    --* SIGNAL ASSIGNMENTS          *
    --******************************

        rand_num_direct <= (to_unsigned(228,ng_2_rb'length));

                --  Meu numero usp, em decimal, eh  ****13680612***
                --  Meu numero usp mod 256, em decimal eh  ****228***


        alu_2_ng_s      <=  unsigned (alu_2_ng) ;

        number_s    <=  rand_num_direct  when (ng_rand_zero = '0') else
                        "00000000"   when (ng_rand_zero = '1') else
                        (others => 'X' );

        ng_2_rb_s   <=  number_s          when (ng_cte_incr = '0') else
                        alu_2_ng_s     when (ng_cte_incr = '1') else
                        (others => 'X' );

        ng_2_rb      <= std_logic_vector(ng_2_rb_s);
end arch;
```

B) Faça o upload <u>em separado</u> de arquivo de imagem da simulação. Devem ficar evidentes todas as opções de seleção do MUX e as saídas correspondentes.

Para um sinal rand_num_direct = “228” (ou 11100100), o resultado da simulação sucedeu normalmente:



Figura 1: Simulação Geral “num_gen_2.vhd” com número aleatório fixo “228”

:



Figura 2: 0 a 100ns (ng_rand_zero = 0 e ng_cte_incr = 0)



Figura 3: 100ns a 200ns (ng_rand_zero = 1 e ng_cte_incr = 0)



Figura 4: 200ns a 300ns (ng_rand_zero = 1 e ng_cte_incr = 1)



Figura 5: 300ns a 400ns (ng_rand_zero = 0 e ng_cte_incr = 1)

2) Para cada um dos casos solicitados para modificação e teste nesta seção, responder abaixo:

2m1) Caso inicial: Desabilitar (comentando) a linha <u>de declaração</u> do pacote std_logic_1164

Foi possível compilar? Marque com 'X' a sua opção: Sim ☐ Não ❌

Caso negativo, copie abaixo a linha onde o compilador indicou primeiramente erro.

```
    (   ng_rand_zero: in  STD_LOGIC;
```

Dê a justificativa para o compilador ter dado erro ou não.

A compilação não foi bem sucedida por conta da retirada da declaração do pacote "IEEE.std_logic_1164" da library "*IEEE*". Dessa forma, ao tentar declarar uma entrada usando o subtipo "*STD_LOGIC*", que tem sua descrição no pacote excluído do código, o compilador não é capaz de processar corretamente essa entrada já que agora ela está sendo declarada como sendo de um subtipo desconhecido por ele.

2m2): comentando a linha de declaração do pacote numeric_std

Foi possível compilar? Marque com 'X' a sua opção: Sim ☐ Não ❌

Caso negativo, copie abaixo a linha onde o compilador indicou primeiramente erro.

```
    signal rand_num_direct  : unsigned(WIDTH-1 downto 0);
```

Dê a justificativa para o compilador ter dado erro ou não.

A compilação não foi bem sucedida por conta da retirada do pacote "IEEE.numeric_std.all" da library "*IEEE*". Nesse pacote, há a descrição de um elemento sem sinal (positivo ou negativo) "*unsigned*". Assim, semelhante ao item anterior, ao tentar declarar um sinal como sendo de um tipo "*unsigned*", o compilador não conseguiu processá-la corretamente.

2m3): Substitua a linha do comando na forma {rand_num_direct <= (to_unsigned (YOUR_NUMBER_DECIMAL, number'length));} para a forma {rand_num_direct <= YOUR_NUMBER_DECIMAL};

Foi possível compilar? Marque com 'X' a sua opção: Sim ☐ Não ❌

Caso negativo, copie abaixo a linha onde o compilador indicou primeiramente erro.

```
rand_num_direct <= 228;
```

Dê a justificativa para o compilador ter dado erro ou não.

Diferentemente dos itens anteriores, neste item o erro na compilação não foi devido à ausência de um pacote, mas sim devido a um uso indevido do sinal “rand_num_direct”, que foi declarado como *unsigned* de 8 bits. Na descrição do pacote “IEEE.numeric_std”, diz-se que um tipo *unsigned* é um vetor de *STD_LOGIC*, que por sua vez é descrito no pacote “IEEE.numeric_std” como sendo um subtipo de “*STD_ULOGIC*”, que por fim pode assumir valores definidos e padrões sendo eles: U, X, 0, 1, Z, W, -, L e H. Como o valor atribuído a esse sinal não foi um vetor binário (ou de nenhum dos valores padrões citados), mas sim um valor inteiro, a instanciação do sinal não condisse com sua atribuição, sinalizando o erro pelo compilador.

2m4): Substitua a linha do comando na forma {rand_num_direct <= (to_unsigned (YOUR_NUMBER_DECIMAL, number'length));} para a forma {rand_num_direct <= "YOUR_NUMBER_BINARY ";}

Foi possível compilar? Marque com ‘X’ a sua opção: Sim ❌ Não ☐

Caso negativo, copie abaixo a linha onde o compilador indicou o primeiro erro.

Dê a justificativa para o compilador ter dado erro ou não.

Neste caso, a compilação foi bem sucedida, apesar da alteração realizada no código. Isso se deu por conta do valor atribuído diretamente ao sinal “rand_num_direct” ser exatamente igual à conversão do resto do número USP (no caso, 228) para binário sem sinal.

2m5): Na linha de comando de atribuição de number_s, substitua {rand_num_direct} por {std_logic_vector (rand_num_direct)}

Foi possível compilar? Marque com ‘X’ a sua opção: Sim ☐ Não❌

Caso negativo, copie abaixo a linha onde o compilador indicou o primeiro erro.

```
number_s  <=  std_logic_vector (rand_num_direct)   when (ng_rand_zero = '0') else
```

Dê a justificativa para o compilador ter dado erro ou não.

De acordo com o compilador do ModelSim, o erro obtido na compilação foi “*Type conversion (to ieee.std_logic_1164.STD_LOGIC_VECTOR) conflicts with expected type ieee.NUMERIC_STD.UNSIGNED*”, ou seja, houve um erro de conversão ao atribuir ao sinal “number_s”, que é um *unsigned* (vetor de *STD_LOGIC*), um valor *std_logic_vector*, que é um tipo de vetor de *std_logic* que não considera sinal (positivo ou negativo, enquanto o “unsigned” e o “signed” consideram o sinal do valor lidado.

3)

A) Faça o upload em separado de arquivo de imagem da simulação. Deve ficar evidente todas as opções de seleção do MUX e as saídas correspondentes.

Figura 6: Simulação Geral "num_gen_3.vhd" com número aleatório fixo "228"

Figura 7: num_gen_3 - 0 a 100ns (ng_rand_zero = 0 e ng_cte_incr = 0)



Figura 8: num_gen_3 - 100ns a 200ns (ng_rand_zero = 1 e ng_cte_incr = 0)



Figura 9: num_gen_3 - 200ns a 300ns (ng_rand_zero = 1 e ng_cte_incr = 1)

Figura 10: num_gen_3 - 300ns a 400ns (ng_rand_zero = 0 e ng_cte_incr = 1)

B) No quadro abaixo, discuta sucintamente a diferença deste caso com o da seção 1).

Diferente do item 1, neste código é usado uma *função* para converter o resto da divisão do número USP por 256 (para este caso, resulta em 228) ao invés de ser calculada dentro da arquitetura do código *num_gen_2.vhd*. Dessa forma, caso essa conversão seja útil mais de uma vez ao longo da arquitetura, ela pode ser implementada sem a necessidade de repetição de sua estrutura ao longo do código. Esse recurso economiza poder computacional na compilação, já que é necessário a compilação dessa função uma única vez ao invés de múltiplas caso a função não fosse usada, e torna o código mais legível, modulável e mais fácil de ser utilizado, já que a função funciona justamente por receber uma entrada e fornecer uma saída, sem o autor do código necessariamente possuir o conhecimento e entendimento completo dos processos realizados internamente da função em questão.

4) Copie no quadro abaixo o código VHDL final usado para a simulação.

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;


entity num_gen_with_procedure is
    generic
    (
    WIDTH    : natural := 8
    );

    port
    (   ng_rand_zero: in  STD_LOGIC;
        ng_cte_incr : in  STD_LOGIC;
        alu_2_ng    : in  STD_LOGIC_VECTOR (WIDTH-1 downto 0);

        ng_2_rb     : out STD_LOGIC_VECTOR (WIDTH-1 downto 0)
```

```
    );
end num_gen_with_procedure ;


architecture arch of num_gen_with_procedure is


--**********************************
--* SIMPLIFIED FUNTION DECLARATION      *
--**********************************

procedure rand_num_p(nusp: in natural; signal res_v : out std_logic_vector(7
downto 0)) is

begin
  res_v <= std_logic_vector (to_unsigned(nusp,8)) AFTER 8 ns;
end rand_num_p;


--**********************************
--* INTERNAL SIGNAL DECLARATIONS    *
--**********************************

    signal number_s         : unsigned(WIDTH-1 downto 0);
    SIGNAL ng_2_rb_s        : unsigned(WIDTH-1 downto 0);
    signal alu_2_ng_s       : unsigned(WIDTH-1 downto 0);
    signal rand_num         : std_logic_vector(WIDTH-1 downto 0);

begin

    --******************************
    --* SIGNAL ASSIGNMENTS          *
    --******************************

        rand_num_p(228, rand_num);

        alu_2_ng_s      <=  unsigned (alu_2_ng) ;



        number_s    <=  unsigned (rand_num) when (ng_rand_zero = '0') else
                        "00000000"   when (ng_rand_zero = '1') else
                        (others => 'X' );
```

```
        ng_2_rb_s    <=  number_s          when (ng_cte_incr = '0') else
                             alu_2_ng_s     when (ng_cte_incr = '1') else
                             (others => 'X' );

        ng_2_rb      <= std_logic_vector(ng_2_rb_s);
end arch;
```



Figura 11: Simulação Geral "num_gen_4.vhd" com número aleatório fixo "228"

5)

5.1) Copie no quadro abaixo o código VHDL final do pacote usado para a simulação.

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;

package procedure_pack is
    procedure rand_num_p(nusp: in natural; signal res_v : out std_logic_vector(7
downto 0));
end procedure_pack;


package body procedure_pack is
    procedure rand_num_p(nusp: in natural; signal res_v : out std_logic_vector(7
downto 0)) is
        begin
            res_v <= std_logic_vector (to_unsigned(nusp,8)) AFTER 8 ns;
        end rand_num_p;
end procedure_pack;
```

5.2) Copie no quadro abaixo o código VHDL final do ***num_gen*** usado para a simulação.

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;

library procedure_lib;
use procedure_lib.procedure_pack.all;

entity num_gen_with_procedure_2 is
    generic
    (
    WIDTH   : natural := 8
    );

    port
    (   ng_rand_zero: in  STD_LOGIC;
        ng_cte_incr : in  STD_LOGIC;
        alu_2_ng    : in  STD_LOGIC_VECTOR (WIDTH-1 downto 0);

        ng_2_rb     : out STD_LOGIC_VECTOR (WIDTH-1 downto 0)
    );
end num_gen_with_procedure_2 ;


architecture arch of num_gen_with_procedure_2 is
    signal number_s         : unsigned(WIDTH-1 downto 0);
    SIGNAL ng_2_rb_s        : unsigned(WIDTH-1 downto 0);
    signal alu_2_ng_s       : unsigned(WIDTH-1 downto 0);
    signal rand_num         : std_logic_vector(WIDTH-1 downto 0);

begin

    --******************************
    --* SIGNAL ASSIGNMENTS          *
    --******************************

        rand_num_p(228, rand_num);

        alu_2_ng_s      <=  unsigned (alu_2_ng) ;
```

```
        number_s     <=  unsigned (rand_num) when (ng_rand_zero = '0') else
                         "00000000"   when (ng_rand_zero = '1') else
                         (others => 'X' );

        ng_2_rb_s    <=  number_s          when (ng_cte_incr = '0') else
                             alu_2_ng_s     when (ng_cte_incr = '1') else
                             (others => 'X' );

        ng_2_rb       <= std_logic_vector(ng_2_rb_s);
end arch;
```

5.3) Faça o upload <u>em separado</u> de arquivo com print da **tela** do Modelsim, com os seguintes destaque e/ou anotações:

a) o uso <u>da biblioteca e pacote</u> com o procedure;



Figura 12: Criação da lib “procedure_lib” e do seu pacote “procedure_pack”

```
vcom -reportprogress 300 -work work {C:/Users/Aluno/Documents/Uehara/Aula 3/Arquivos VHDL-20260319/num_gen_5.vhd}
# Model Technology ModelSim SE-64 vcom 10.1d Compiler 2012.11 Nov  1 2012
# -- Loading package STANDARD
# -- Loading package TEXTIO
# -- Loading package std_logic_1164
# -- Loading package NUMERIC_STD
# -- Loading package procedure_pack
# -- Compiling entity num_gen_with_procedure_2
# -- Compiling architecture arch of num_gen_with_procedure_2

ModelSim>
<No Design Loaded>        $MODEL_TECH/../upf_lib
```

Figura 13: Compilação do “num_gen_5.vhd” com o uso do pacote “procedure_pack.vhd"

b) o num_gen na biblioteca work. Nesta mesma tela, mostre o **Wave** com a simulação correta com as opções dos muxes.



Figura 14: Simulação Geral “num_gen_5.vhd” com número aleatório fixo “228”



Figura 15: num_gen_5 - 0 a 100ns (ng_rand_zero = 0 e ng_cte_incr = 0)



Figura 16: num_gen_5 - 100ns a 200ns (ng_rand_zero = 1 e ng_cte_incr = 0)



Figura 17: num_gen_5 - 200ns a 300ns (ng_rand_zero = 1 e ng_cte_incr = 1)



Figura 10: num_gen_5 - 300ns a 400ns (ng_rand_zero = 0 e ng_cte_incr = 1)